DRAM-память в процессорах IBM

Корпорация IBM разработала технологию размещения памяти DRAM на кристаллах микропроцессоров и уже в следующем году приступит к выпуску чипов изготавливаемых с применением норм 45-нм техпроцесса, оснащенных кэш-памятью подобного типа, что позволит втрое увеличить ее максимальную емкость. В памяти DRAM используются более мелкие транзисторы, с меньшим током утечки, по сравнению с модулями SRAM. Однако их применение в процессорах осложнялось проблемой соединения памяти DRAM с технологией изолированного кремния (SOI).

IBM применяет SOI для уменьшения тока утечки транзисторов в таких процессорах, как Power 5, и уже пробовала применять память DRAM в чипах. Blue Gene. Однако до сих пор соединить обе технологии не удавалось. Первыми продуктами, в которых будут использоваться преимущества встроенной памяти DRAM, станут чипы на базе 45-нм технологического процесса. Их выпуск планируется начать в 2008 году. Первые процессоры со встроенной памятью DRAM будут оснащены 24 Мб до 48 Мб кэша, что в разы превышает максимально достижимый на сегодняшний день показатель чипа Power 6 с 8 Мб кэш-памяти, который появится в нынешнем году.

Остается добавить, что ведущие производители процессоров также ведут разработки в данном направлении. В частности, Advanced Micro Devices, несмотря на совместные исследования с IBM пока не сообщает о намерении использовать технологию последней в своих продуктах. В то же время, AMD, в рамках партнерства с Innovative Silicon, ведет собственные исследования в области технологии повышения плотности кэш-памяти Z-RAM. Что же касается Intel, то корпорация также намерена отказаться от кэш-памяти SRAM в будущих процессорах, и работает над технологией floating-body cells. В ближайших планах также значится выпуск процессора Montecito Itanium с 24 Мб кэш-памяти.

PC World

©1997-2024 Компьютерная газета